新版Virtuoso ADE为复杂射频设计提供新工具

Virtuoso ADE Refresh Provides New Tools for Complex RF Designs

新兴技术的挑战之一，就5G和loT这两个很好的例子来说，是需要增加其集成度和功能性，以满足这些应用的性能和成本要求。提高后的集成度为射频和微波设计人员提出了一个新问题：如何验证其集成度。幸运的是，复杂设计的验证是模拟和混合信号设计人员多年来一直在努力解决的问题，最佳设计实践已经在Cadence Virtuoso模拟设计环境（ADE）中得到自动化。

Virtuoso平台在2016年庆祝了其创立25周年。在此期间，Virtuoso ADE通过自动化用于前后自定义IC模块实现的方法，包括寄生闭合，成为定制IC设计的标准设计环境。在最新的更新（IC6.1.7）中，ADE在专注每个设计阶段的优化解决方案方面得到了更大的提高。

Virtuoso ADE产品套件分为3个层次：Virtuoso ADE Explorer、Virtuoso ADE Assembler以及Virtuoso ADE Verifier。

• ADE Explorer是一个交互式设计环境，包括基本的变化分析和用于调试和设计调谐的新工具。
• ADE Assembler也是一种用于在多种不同条件下进行设计验证的交互式环境。
• ADE Verifier将设计要求从客户映射到在回归套件中执行的测试，以满足验证要求。

对于模拟和混合信号设计人员，Spectre APS是设计和验证的首选模拟器。Spectre RF选项使Spectre APS技术通过为设计人员提供快速和高容量的谐波平衡分析，使其为RF和微波设计人员所用。RF分析与先进的模拟和混合信号设计工具的集成支持使用平面CMOS工艺对高频设计进行挑战的RF设计人员的需求。

 新Explorer工具

来看IC6.1.7中Virtuoso ADE的一些新功能，在第一个例子中，ADE Explorer用于设计低噪声放大器（LNA）。ADE Explorer已经基于与设计人员的广泛互动而开发，以优化其用于交互式设计的使用模型。在这种环境之上叠加的是RF设计人员的工具，例如实时调整和专门测量。考虑调整输入匹配网络以优化S₁₁（图1）的问题。设计人员可以使用滑块来交互地探索设计空间，并将当前的结果与之前的结果进行比较。

图1：ADE Explorer中的实时调谐。

除了实时调优之外，设计人员还可以访问Explorer的新的交互式调试功能（图2）。假设LNA停止工作，设计人员可以向原理图添加波形气泡，以监控电路中的关键节点，识别设计“停止摆动”的节点。一旦设计人员识别出问题所在，就可以通过简单的悬停在设备上的行为，将操作点的信息显示在表中。

图2：ADE Explorer中的交互式调试。

Virtuoso ADE Explorer的另一个重要的新功能是支持流程拐点和统计变异模拟，为Monte Carlo分析提供了两个选项：选择迭代次数或使用自动停止的Monte Carlo分析（图3）。Virtuoso ADE还提供了先进的工具来分析统计变化和电路性能之间的关系。

图3：Monte Carlo分析实例。

Virtuoso Variation选项提供贡献分析。贡献分析取代了灵敏度分析，并将线性和非线性输入变化映射到输出变化上（图4）。例如，从Monte Carlo结果可以看出，电源电流（I_dd）对变化具有二阶依赖性，电源电流的主要变化来源是rshhip，即高电阻多晶硅的电阻率。数据的其它视图还可以显示其它的相关性，例如，哪些模块是变化的来源。随着设计变得越来越复杂，因果关系变得越来越难以被设计人员轻松识别，贡献分析提供了一个快速识别核心故障区域的有效工具。回到实时调谐，贡献分析可以用来定义要调谐的参数。最终模块级别的验证可以被运行并验证规范的符合程度。

图4：贡献分析实例。

ADE Assembler和Verifier

Virtuoso ADE Assembler为设计验证提供了重要的新功能，特别是运行测试平台的多种变体的能力。例如，为了表征模数转换器（ADC）的信噪比+失真比（SINAD），可能需要测量过程中的失真、电压和温度（PVT）的拐点以及使用Monte Carlo分析带来的容量不匹配。

图5：拐点分析实例。

Virtuoso ADE Assembler的另一个常见的应用是验证数字辅助设计。例如，假设设计者正在为接收器使用集成通道滤波器，带通滤波器由五个双二阶部分组成。通道滤波器的变化需要控制在±1%范围内，但是片上R和C组件的工艺变化范围在30%之内。解决方案是调整设计中的R和C的值，以补偿工艺变化。使用校准，我们获得了具有集成组件的片外滤波器的所有优点。定期校准意味着可以消除诸如温度漂移等现象产生的影响。在图6所示的例子中，带通滤波器的最后一个谐振器变为振荡器，振荡器的频率被调谐（图6c）。这种调谐是通过用电容器数模转换器（DAC）替换滤波器中的电容器来实现的。数字控制用于将CAPDAC值调谐到目标频率，然后将所有双二阶部分编码成调谐值。调谐滤波器的例子在图6d中给出。滤波器的频率和带宽在调谐后满足规格。

图6：校准的通道滤波器。（a）校准的双二阶部分。（b）调谐振荡器频率。（c）调谐频率。（d）滤波器响应。

Virtuoso ADE Verifier解决了现有设计方法中长期存在的差距。ADE Verifier提供需求管理，允许项目经理可视化验证产品的完整性（图7）。汽车标准，如ISO26262，以及医疗和军事/航空航天应用的等效标准，需要将系统级要求映射到产品级要求，然后给出如何对这些要求进行测试和合规性验证。回到前面讨论的ADC实例，系统级要求可能是在奈奎斯特频率下实现60dB或者更好的信噪比。为了计算信噪比，可能需要进行几个模拟：PVT拐点的失真，过程变化之间的比较器噪声，失配或其它因素引起的电容器失配。Virtuoso ADE Assembler提供了自动跟踪需求和项目状态的第一个解决方案。

图7：Virtuoso ADE Verifier。

Virtuoso ADE发布IC6.1.7带来了RF和微波工程师可以使用的新技术，来应对设计和验证5G和loT应用的挑战。用于设计的ADE Explorer、用于验证的ADE Assembler和用于监督的ADE Verifier这三个工具，使产品开发得到了更好的管理和加速。 （译者：尹佳媛）

 Cadence Design Systems Inc.

San Jose, Calif.

www.cadence.com