（本页是纯文字版，点此阅读完整版全文）

SOI RFIC可调谐滤波器提高相控阵系统性能

Leopold E. Pellon, Otava公司

讨论了新的绝缘体上硅（SOI）可调谐滤波器IC在相控阵的射频链上的能力和影响。这些新器件在可调谐性、小尺寸和高线性度方面取得了进步，有效应对了干扰和更宽工作带宽带来的挑战。这些射频集成电路（RFIC）可以被集成到射频前端（RFFE）的宽带有源部分，用于宽带宽、软件定义阵列，以实现高效益的多功能系统。为了说明其优点，讨论了一个名义上的宽带动态可编程频分双工（FDD）系统，工作频率为4至8GHz（C波段）。为了帮助系统架构师探索这套新组件的用途和编程，已经开发了软件工具，包括准确的行为调谐模型，它补充了用户原型系统开发工作的评估套件。

对于通信和雷达等射频应用，有源相控阵天线可以有效控制辐射方向，以实现发射时需要的有效各向同性辐射功率（EIRP）和接收时的增益与噪声温度比（G/T），这是通信链路终结或移动目标的探测和测量所需要的。为了最大限度地提高信噪干扰比（SNIR），模拟、数字或混合波束赋形器根据传入的信号、校准和探测数据对阵列天线的增益和模式进行优化。军事和商业系统所采用的阵列范围很广，从实现中等天线增益的少于一百个阵元的小型阵列，到实现更高增益和更细的铅笔波束的有数千个阵元的大型阵列。然而，相控阵的性能和优势可能受到所采用的射频链路的限制，特别是考虑到附近干扰的影响。

在相控阵的性能权衡中，考虑到多功能的效用和灵活性，增加工作带宽是必要的。然而，增加工作带宽会增加宽带辐射，并增加对附近高功率发射机的暴露，产生”致盲”或降低接收机的灵敏度。因此，希望能够重新配置链路的特性，以减少辐射和在更宽的工作带内选定的通带上的干扰影响。^1-6

另一个重要的权衡是解决方案的成本效益。阵列硬件成本只是一个因素；还必须考虑到服务或任务目标。其他普遍要考虑的因素包括支持I/O、前程和回程、平台（或场地）空间、电力和散热。这些也能影响成本效益。因此，增加工作带宽是可取的，可以为商业系统实现更大的投资回报，为军事系统提高任务效率——只要同时满足各自的要求。^1-5

宽带可调谐滤波器

为了改善频谱控制和灵活性，正在推出新的小型化高线性度和可调谐（或可切换）的滤波器，它们可以被集成到相控阵前端。本文重点介绍了最大限度地利用该系列器件的架构，用Otava公司开发的三个覆盖2.5至40GHz的SOI RFIC（绝缘体上硅射频芯片）说明其效用（见表1）。⁴ 它们的性能支持了本文的论点，即当RFIC在有源射频链中使用时，它们的线性度、功率处理和调谐范围提供了灵活的操作。图1显示了这三个滤波器的测量传递函数。显示的结果是使用”简单”调谐得到的，其中所有谐振器被调谐到相同的控制值。

编程通过一个三线串行接口控制，其中每个谐振器都有五位调谐系数的分辨率，足以满足中心频率和带宽的优化。重新配置所需的综合时间不到1微秒。除了简单的调谐方法，大量的自由度使创新的方法能够优化滤波器的调谐。为了帮助系统设计师探索这些能力，已经开发了一个配套的行为模型，能够准确地预测滤波器的通带和边带裙边——作为用户定义的控制变量的函数，达到40dB的衰减。

相控阵中的集成

为了评估这些宽带可调谐滤波器的影响，考虑相控阵的以下要素：线性度和灵敏度、工作带宽和调谐灵活性、通带增益和干扰抑制的控制、影响波束赋形模式对温度变化的敏感性的阵元对阵元跟踪以及阵列封装密度。

图2显示了滤波器在相控阵前端的潜在位置。也许最理想的位置是”滤波器在先”，放在公共腿上（位置A）和/或单独的发射（Tx）和接收（Rx）路径上（位置B）。然而，在这些位置上，Tx需要超低损耗和高功率处理能力的滤波器，Rx需要超低损耗的滤波器。不幸的是，目前的宽带可调谐滤波器技术并不支持相控阵中这种”滤波器在先”结构所需的损耗、线性度和尺寸。

另一种方法是采用低增益功率放大器（PA）输出级和低增益、低噪声放大器（LNA）输入级，两者都与放置在位置C的中等损耗可调谐滤波器相结合。由于需要额外的增益，在位置D增加滤波器，使滤波器的级联达到更高阶和更陡峭的带外响应，以提高性能。在Rx路径中，通过分布滤波器避免了带外干扰的过度放大。通常情况下，鉴于下游器件，即波束赋形器、混频器和模数转换器（ADC）的高噪声，LNA采用多级来实现20至30dB的增益要求。在这种”最后滤波”结构中，带外干扰在滤波之前在每个有源级都被放大，需要高LNA功率处理——尽管这实现了最佳的小信号噪声系数。然而，在大信号干扰条件下，噪声会进一步下降。相比之下，"先滤波”结构需要较低的LNA功率处理能力，但以牺牲总系统噪声系数为代价。

图3说明了前端结构的两个Rx链的权衡，该前端由LNA第一级和一个有损或噪声器件组成。假设LNA的效率为15%，图3(a)显示了LNA的功耗与LNA增益为5到30dB的输入1dB压缩点（IP1dB）的关系。^7–9 假设LNA的噪声系数为1dB，图3(b)显示了链路的综合噪声与下面的有损器件的损耗，同样LNA的增益从5到30dB。为了达到0dBm的IP1dB，在增益范围内所需的直流功率从25mW到6.7W不等。例如，一个具有25dB的LNA第一级通常会消耗2W以维持动态范围。

一个更理想的选择是分布式滤波器，假设每个滤波器的损耗为6到10dB，那么第一级LNA的10到15dB增益就足以使整体噪声低于2dB。与”最后滤波”结构相比，"分布式滤波”结构实现0dBm IP1dB所需的功率下降了约9倍，同时产生的噪声也比”先滤波”结构低得多。在第一个有源滤波器之后，为保持系统的线性度，下游的功耗大大降低。

表1中的SOI RFIC滤波器足够小，可以支持相控阵的半波长间距，即d=λ/2。例如，五阶带通滤波器OTLF101芯片尺寸为2.3×1.6毫米，支持高达8GHz的阵列滤波，而每个器件仅占用1%的可用面积。在更高的频率下，OTFL201在24GHz时占用6.6%的可用面积，OTFL301在40GHz时占用18%的面积。因此，这三个器件可以被集成到2.5至40GHz的分布式滤波器阵列前端。

C波段T/R相控阵

为了说明滤波器RFIC的使用，考虑一个由至少两个阵列组成的概念系统，能够在C波段上进行FDD（频分双工）操作，即4至8GHz（见图4）。其中一个阵列发射，另一个阵列接收，每个阵列在C波段内被编程为不同的中心频率，如图2所示，通过使用位置C和D的可调谐RFIC滤波器的信号链来完成。我们假设该系统采用数字波束赋形结构。将RFFE（射频前端）与一个射频类ADC结合起来，就能实现一个完整的直接数字阵元接收器。通过调整RFFE的传递函数和ADC的奈奎斯特区，可以覆盖整个工作频段，同时保护接收器不受强大的共站干扰。射频链必须提供增益和抗混叠滤波，以便在多种带内和带外条件下驱动ADC输入。

目标是相对于ADC和数字波束赋形器输出的综合噪声、干扰和失真的最低值，最大限度地接收需要的远程信号。Rx阵列的主要挑战是在同一4-8GHz工作频段内存在带外干扰的情况下保持对所需信号的敏感性。假设阵列的工作频率间隔为Δf，其中Δf=|fc(Tx)-fc(Rx)|，两个阵列都有一个200MHz宽的通带。允许的Tx功率由空间分离、近场隔离和阵列之间允许的频率分离决定，此外还有Rx器件链的性能。这种具有两个共址孔径的宽带FDD软件定义阵列将作为具有一个本地发射器的主要方案。⁵ 表2总结了双阵列系统的性能目标。

对于带内信号，需要的较小信号是在工作频段内的200MHz通带上接收的。例如，一个高数据率的下行链路在1200米处使用一个20dBm EIRP的远程发射器，调谐到fc=6GHz，导致-64dBm的信号功率进入Rx器件有源链。总的系统噪声为3dB，产生有效的-88dBm的输入底噪，包括ADC噪声，其中射频链被分配了2dB的噪声，并使其底噪高于射频ADC的自噪声，以达到综合的3dB系统噪声，同时在200MHz带宽上提供60dB的数字化动态范围高于该底噪。对于大多数射频ADC来说，所需的增益名义上是25dB。在这种情况下，在波束赋形器的输出端获得的信噪比（SNR）名义上是40dB，这对于高频谱效率的5G多吉比特数据率来说是足够的。

在这种情况下，带外干扰被定义为Rx阵列与64阵元Tx阵列相邻运行，每个天线阵元发射31dBm rms。这就产生了一个70dBm的EIRP主波束和46dBm的孔径功率。从表2所示的要求来看，Rx系统必须在IP1dB为0dBm时保持线性和敏感的操作，同时在整个链的输出端抑制低于ADC底噪的干扰。来自天线阵元的输入频谱如图5(a)，ADC处的频谱如图5(b)，比例为等效接收链输入水平。鉴于T/R波段分离：Δf>600MHz，保持通带无重叠干扰项和三阶和五阶互调失真是可行的。这提供了良好的灵活性，因为70%的工作频段可用于所有频率组合。虽然天线隔离的细节超出了本文的范围，但一个假设是Tx和Rx之间的平均有效隔离度为46dB，这是达到0dBm干扰水平的要求。

前端建模

C波段双T/R阵列最关键的部件是其高动态范围的RFFE（见图6），它驱动和保护一个可变增益放大器（VGA）驱动器和奈奎斯特ADC，然后是一个数字前端（DFE）。ADC可以直接对高达8GHz的信号进行采样，在高阶奈奎斯特区的噪声密度为-151dBFS/Hz（<-20dBFS）。通过在6和8GHz采样时钟之间切换，奈奎斯特区可以相对于调谐通带放置，以覆盖4至8GHz工作频段。

为了实现具有所需的高线性度和低系统噪声的高功效RFFE，两个放大器选择了GaN HEMT工艺。第一个的噪声为1.3dB，增益为11.6dB，第二个的增益为14dB，噪声为2.1dB。在标称的5V V_DD偏压下，两级GaN放大器的总功耗为261mW。该RFFE可被封装为一个表面贴装混合模块，集成了一个尺寸约为2.2毫米×2.2毫米的单一GaN MMIC，以及两个OTFL101可调谐滤波器IC，每个滤波器为2.6×1.6毫米。

使用SOI和GaN器件的RFFE模块在ADS中被模拟为一个链。由于这个滤波器链采用了10个独立控制的谐振器，除了每个块的输入和输出阻抗之外，设置所有的调谐变量是设计中的一个关键因素。滤波器可以在所有变量设置为同一标称值的情况下运行，这是一种”简单”的中心频率调谐方法。然而，也可以通过对所产生的传递函数的了解来优化这些变量。表3总结了简单和优化情况下的RFFE设计的模拟结果，后者标为OPT2 V2。优化后的情况改善了低侧干扰器的所有性能参数。通带增益增加了约5dB，Rstop1减少了29dB，噪声提高了0.5dB，带外输入P1dB和输入IP3都提高了约3dB。这是改进级间匹配和增加RFFE中各组件之间功率传输的证据。

图7显示了RFFE的模拟中心频率调谐，它显示了一组覆盖3.5至8GHz的带通响应，步长500MHz。考虑到10个谐振器中每个的5位分辨率，调谐实际上是连续的。在每个中心频率，带通特性可以被调整。最好的方法是通过优化，所需传递函数的目标能够调整带宽、增益、通带形状和带外衰减。图8显示了调谐到5.5GHz的RFFE的模拟结果，有几种带宽和通带状态，在图内的表格中进行了描述。

基于模型的优化设计使用了带有目标或成本函数的S₂₁、S₁₁和S₂₂响应，在结合人工和随机梯度迭代搜索中得出控制状态。鉴于其准确性，即使没有测量，该模型也可以提供一个有效的优化存储状态的名义集。为了补偿单元之间的制造差异，可以用矢量网络分析仪校准来替代模型，以获得最高的精度。

结论

描述了基于SOI RFIC的一类新的可调谐滤波器的能力和影响，目的是增加相控阵的工作带宽。RFIC的线性度、调谐时间、小尺寸、调谐自由度和可靠性的结合超越了使用开关滤波器组、PIN二极管²或MEMS⁶开关的解决方案。前端、转换器和合成器等射频构建模块可以采用级联方法来实现多种改进。一般来说，这些射频集成电路可以发挥作用，解决商业和军事前端的干扰问题，这一点用一个在4至8GHz范围内工作的动态可编程FDD系统来说明。这个例子显示了前端能力和系统优势的结合，解决了诸如频谱拥堵、性能和成本效益等部署问题。

参考文献

1. R. H. Olsson, K. Bunch, C. Gordon, and N. Zhou, "Creating a universal radio frequency front-end for elemental digital beam formed phased arrays," 2016 IEEE International Symposium on Phased Array Systems and Technology (PAST), 2016, pp. 1-4.
2. L. Cifola, et al., "Integrated filtering in reconfigurable planar phased-array antennas with spurious harmonic suppression," 2013 IEEE International Symposium on Phased Array Systems and Technology, 2013, pp. 598-603
3. Knowles, “Reduce SWaP, Increase Performance of Phased Arrays with an Innovative Filtering Approach,” Microwave Journal, June 2021, web: www.microwavejournal.com/ext/resources/whitepapers/2021/Jun-21/Knowles_WP_Reduce- SWaP-Increase-Performance-of-Phased-Arrays.pdf.
4. G. Qizheng, ”RF Tunable Devices and Subsystems: Methods of Modeling, Analysis, and Applications,” Springer International Publishing Switzerland 2015.
5. K. Lee and G. M. Rebeiz, "A miniature 8–16 GHz packaged tunable frequency and bandwidth RF MEMS filter," 2009 IEEE International Symposium on Radio-Frequency Integration Technology (RFIT), 2009, pp. 249-252
6. Otava Inc.,"Otava Inc's New IC Portfolio Announcement,"  Microwave Journal, September 2021, Web: www.microwavejournal.com/articles/36736-otava-incs-new-ic-portfolio-announcement.
7. T. Das, “LNA Design Trade-Offs in the Working World,” NXP, December 2010, Web: www.nxp.com/files-static/training_pdf/WBNR_LNA.pdf.
8. G. Nikandish, A. Yousefi and M. Kalantari, "A Broadband Multistage LNA With Bandwidth and Linearity Enhancement," in IEEE Microwave and Wireless Components Letters, Vol. 26, No. 10, Oct. 2016, pp. 834-836.
9. V. Vanukuru et al., "A 6 GHz 0.92 dB NF Cascode LNA in 180 nm SOI CMOS Technology," IEEE MTT-S International Microwave and RF Conference (IMARC), 2019, pp. 1-4.

图1 三个可调谐的SOI RFIC滤波器的实测响应。

图2 相控阵中可能的滤波器位置。

图3 LNA增益对前端功耗（a）和噪声（b）的影响，假设LNA在P1dB工作点具有1dB的噪声和15%的效率。

图4 双重、共址的FDD阵列。

图5 射频输入频谱（a）和ADC的有效输入频谱（b）。

图6 Rx信号链：带有GaN MMIC和SOI可调谐滤波器的RFFE、VGA、ADC和DFE。

图7 RFFE的模拟中心频率调谐，从3.5到8GHz，步长500MHz。

图8 调谐到5.5GHz的RFFE显示了六个模拟的带宽（BW）和通带状态。