免费订阅一年期杂志
天线 信号分析 解决方案
技术文章
 
用于无线互联的90GHz以上频谱:6G的机遇与挑战
录入时间:2020/12/21 14:34:38

Spectrum Above 90 GHz for Wireless Connectivity: Opportunities and Challenges for 6G

Didier Belot, José Luis González Jiménez, Eric Mercier, Jean-Baptiste Doré, CEA-Leti, Grenoble, France

 (本页是纯文字版,点此阅读完整版全文

预计90GHz以上频谱将成为下一代移动网络的关键推手。极宽的频谱为高容量无线链路铺平了道路。但要使这项技术成功,人们仍需克服许多挑战。本文介绍了移动通信行业6G应用亟需90GHz以上频谱的一些场景。讨论了几种有前景的半导体技术候选者以及信道聚合架构,它们是实现低功耗超宽带无线电的合适选择。还讨论了用CMOS技术实现的D波段收发机的机遇、挑战以及一些最新的实验结果。

下一代无线网络被认为是更快、反应更灵敏、更可靠、更密集的。因此,采用更高频率和更宽的带宽是向超高数据速率(100+ Gbps)和超低延迟(ms以下)迈进的有效途径。预计90到300GHz以及300GHz以上的太赫兹频谱将成为6G通信系统的关键推手1。目前已经有一些应用可以想见:高容量回传、前传网络;短距离高数据速率无线热点和设备到设备Gbps超短距离通信(图1)。

为了在90GHz以上实现高数据速率通信,需要应对许多挑战。性能和服务质量(QoS)是利益相关者决定是否采用这些频段的最主要因素。产业届关注的是最苛刻的性能要求和最有发展前景的市场应用。超高频段有一个特点是无法长距离通信,因为传播损耗使其达不到实际要求。因此,小蜂窝组网是关键,但直接后果是基站需求量大幅增加,这意味着低成本和高效将成为重点关注目标。

基站系统通常由最好的分立模块构建。然而,在频率达到90GHz以上时,需整体考虑与功耗和成本密切相关的各个指标和相关性能,考虑到对环境的影响和社会接纳程度,基站尺寸也是一个关键因素。考虑到频率和预期吞吐量非常高且带宽非常宽,所有这些因素都更具有挑战性了。此外,还需考虑将所有这些功能集成到低成本半导体中的可能性。

在这些频率上,天线作为关键组件,方向性成为关键问题,由于空分多址(SDMA)具有更高的增益、选择性和抗干扰性,用户连接要依赖于窄的“铅笔”波束成形MU-MIMO(多用户MIMO)。最好的天线架构将可以保证性能,但不以增加IC数量为代价,IC数量仍必须保持在较低水平。天线阵列通常意味着多个前端模块(FEM)或收发器。

人们需要比前一代网络使用更宽的带宽和更多通道的同时又不增加收发器数量,尤其是功耗大和IC面积占用大的频率合成器的数量。因此,PHY优化是支持频率生成的关键,在此基础上还应考虑主流CMOS工艺的高度集成。

因此,处理90GHz以上的频段将引发跨领域探索,以高效解决包括小尺寸和低成本在内的问题。本文重点介绍了两个主题:选择合适的半导体技术以适应90GHz以上的频谱,以及设计低成本和高性能RF前端架构的一些提示。

前端半导体技术候选者

硅基技术为RF和毫米波应用提供了低成本的折衷方案。但是,由于技术指标是跨领域的,同时还要考虑非技术参数,因此技术比较总是很困难的。我们提出了针对内在性能的技术基准。为了比较这些技术,图2给出了为应对RF和毫米波无线收发器挑战的各指标的目标:

功率:一项技术的RF输出功率可用性取决于击穿电压(BV)和驱动晶体管的最大电流值(Imax)。为了公平比较,我们将最大功率定义为BV乘以200mA,这对于CMOS工艺来说是乐观的,而对于BiCMOS工艺是现实的。

高速数字集成:RF数字控制和数字预处理技术对于大规模应用和高效的解决方案是必不可少的。高速数字集成依赖反相器的尺寸和效率(传输时间/电流)。

选择性:高隔离度切换RF和毫米波信号的能力。

线性度:当gm2和gm3影响放大器的IMD2和IMD3时,晶体管的输出电流和输入电压控制信号之间的关系决定一阶线性度。

匹配:这个属性定义了紧邻的两个最小尺寸的晶体管的不同行为。

隔离度和HQ被动性:这两个指标由基底电阻率和金属层厚度决定。

Ft-NF:Ft为高频数字时钟和RF振荡器应用提供了可能性,NFmin决定了接收器的灵敏度。

Fmax:这是0dB功率增益的频率,它影响接收和发射链的增益。对于线性A类放大器,最大应用频率低于Fmax/3(用于比较),对于开关式D类放大器,在理想情况下,其最大应用频率低于Fmax/10。

先进的CMOS工艺对于开发混合的片上RF系统非常有吸引力,因为它们具有很高的集成潜力,而且每个工艺节点都具有很好的RF性能。为应对90GHz以上的应用,评估了45到22nm节点范围内的四个不同系列:bulk平面系列由CMOS 40nm VLSI(台积电)代表;部分耗尽SOI系列由RF 45nm SOI CMOS(Global Foundries)代表;完全耗尽SOI系列由FDSOI 22nm CMOS(Global Foundries)代表;FinFET系列由33nm FinFET CMOS代表(图3)。由于这些工艺的Fmax限制,为了实现RF功能推动了薄栅极氧化物晶体管(GO1)的使用,包括应对90GHz以上应用的功率放大器。

频率高达70GHz的40nm bulk CMOS不能覆盖90GHz以上的频段。45nm PDSOI涵盖了高达120GHz的毫米波应用。FDSOI 22nm相比于同类型CMOS在130GHz提供了非常优异的性能。FinFET系列为高达110GHz的应用提供了解决方案。关于RF输出功率,28dBm是一个限制,对于要满足更多目标的RF应用,45nm SOI表现出了最佳的整体性能。

硅锗HBT工艺克服了硅N-FET晶体管的问题,其发射极-集电极电流在每平方微米发射极面积内达几十mA。另外,HBT的1/f噪声截止频率非常低,仅为几十Hz,这使其非常适合在无线链路中至关重要的振荡器和低通滤波器。BV与基底厚度成正比,不同代HBT的目标是Ft越来越高,因此BV随着HBT的更新换代而降低。我们分析并比较了在55nm CMOS工艺上的370GHz SiGe HBT2,分别针对具有高CMOS集成度的高频应用的目标和针对极高频应用的130nm CMOS的500GHz HBT的目标3。将它们同时和III-V工艺进行比较,即与来自Fraunhofer IAF的InGaAs MOSHEMT4和来自Teledyne的InP HBT比较。应该强调的是,最新的SiGe HBT的Fmax超过700GHz。

BiCMOS 370GHz/55nm工艺可覆盖高达120GHz的应用,而BiCMOS 500GHz/130nm工艺可以覆盖高达160GHz的应用,其输出功率保持在28dBm以下。55nm工艺具有更高的数字集成能力,其他RF性能在平均水平范围内。Fraunhofer IAF的InGaAs MOSHEMT的Fmax达640GHz,非常有吸引力,使其能够覆盖输出功率低于24dBm的高达210GHz的应用。另外,它还展示出相当不错的RF性能。但其弱点是数字集成目前还无法实现。InP HBT也有类似的情况,并且Fmax超过了1THz5,为高达THz频率的应用打开了大门。

图4总结了PA和LNA构建模块在毫米波和THz频率的要求。在PA设计中,最主要的限制是Fmax。通过设计和使用PA阵列可以增加输出功率。即使III-V InGaAs和大多数InP HBT是同系列产品中最好的,将高Fmax HBT与CMOS集成结合的BiCMOS工艺也是很好的技术。LNA同时受到NFmin和Fmax的限制,BiCMOS在此又是很好的技术,虽然III-V工艺获得了很好的结果,但缺少BiCMOS的集成能力。

总之,成本将是赢得市场份额的主要因素。事实证明,BiCMOS和RF CMOS工艺在40GHz以内是够用的,与InP HBT相比,它们表现出更好的集成度和整体成本。众所周知,5G之后和6G应用将会持续受益于CMOS的改进,但是也应该提出新的概念来有效应对THz波段的挑战。

用于信道聚合的CMOS前端架构

选择适用于超宽频带应用的RF前端架构要考虑RF部分所需的大带宽以及无线电到数字基带(BB)接口中合理的取样频点。因此,信道聚合似乎是一种自然的解决方案。图5给出了一个基于此技术的Tx和Rx无线电前端的例子。在这个例子中的Tx,将16个BB信道进行组合并通过两步上变频转换至D波段(约140GHz),其中每个BB信道都位于不同的RF子信道中。Rx进行了相反的下变频过程,提供了16个并行BB信道。假设合理的D/A和A/D转换采样频率约为2.5GSa/s,如果16-QAM调制以1.6Gbauds的码率在每个BB信道中进行,这种架构可以提供102Gb/s的原始吞吐量,而对于64-QAM调制可以提供156Gb/s的原始吞吐量。D波段所需的带宽为32GHz。

信道聚合的主要挑战是他们需要很多不同的本振(LO)信号。可以优化频率规划,以最大程度地减少所需的不同本振频率的数量,并放宽对无线电上下变频模块的带宽要求。图5给出了仅需8个本振频率的16信道无线电频率规划。大多数RF模块必须处理的信号带宽明显小于最终的32GHz。这种方法可以使用CMOS技术:仅在Tx的输出或Rx的输入端需要大带宽和较高的工作频率。Tx子带PA可以与无源功率合成器结合使用,分别放大输出频谱的各个部分,以生成全频带的输出信号。在Rx中,可以考虑采用中等增益的宽带LNA,然后再进行信号的子带分离,因此LNA是唯一必须处理全频带信号的CMOS电路。目前已经证明,CMOS PA和LNA支持这种做法6,7,并支持多频LO的生成8

高阶调制方案,如64-QAM及更高版本,需要低相位噪声LO信号。对于基于PLL和分频的传统毫米波LO发生器而言,这是一个硬性约束,生成多个不同频率的LO信号很复杂。文献9中提到的技术可以作为同时生成多个LO频率的有效方法,所有这些LO频率都是同一输入参考信号频率的整数倍。它还可以实现低相位噪声:生成过程是基于倍频技术的,它会产生等于输入相位噪声的输出相位噪声,该输出相位噪声是在很低的振荡频率下获得的,只是按整数倍乘积进行了放大。图6给出了替代的多LO生成原理9。一个频率远低于所需输出LO频率的信号用于同步打开和关闭一个振荡器,该振荡器的大小使其在LO频率范围内可以自由运行。当以这种方式操作时,该脉冲振荡器会产生一个多谐波信号,该谐波信号的频率是开关输入频率的整数倍(图中的蓝色信号)。

该信号的频谱包络由开关输入信号占空比决定,并以振荡器的自由运行频率为中心频率。但是值得注意的是,谐波信号的频率是输入信号的整数倍(…,N-1,N,N+1…),尽管谐波信号在这些频率附近具有最大幅值,但其频率并不取决于振荡器的自由频率。注入锁定振荡器可以从该信号中提取几个单频LO频率,这些频率的大小可以锁定为输入的一个特定信号频率的整数倍,并抑制相邻信号频率,如图6所示。每一个谐波信号和输入信号的相位是同步的,因此会整数倍复制输入信号噪声(例如图中的红色信号)。目前已通过实验证明了这种多LO生成技术。该技术可用于生成四个基带到IF信号,这是图5所示的收发器的第一个信道聚合步骤所需的,同时很容易扩展,以相同的方式生成IF到RF第二变频步骤所需的其他四个LO。

总结

预计90GHz以上频谱将成为6G移动网络的关键推动力。极宽的频谱为高容量无线链路铺平了道路。但要实现这项技术仍需克服许多挑战。首先,在D波段的较低频段中仍可运用CMOS RF模块设计的情况下,如何设计高效的模块以应对THz波段仍是一个悬而未决的问题。其次,为了满足链路预算需要高增益天线。在掌握了固定波束天线设计的同时,RF和天线的集成仍然是人们梦寐以求的,这样才可以提供电子波束控制系统。这将是下一代无线系统的重大突破。


上一篇:物联网的完美解决方案:Wi-Fi... 下一篇:交互式雷达传感器打造整体式座舱体...

版权声明:
《微波杂志》网站的一切内容及解释权皆归《微波杂志》杂志社版权所有, 未经书面同意不得转载,违者必究!
《微波杂志》杂志社。


友情链接
  首页 | 关于我们 | 联络我们 | 收藏本站| China advertising regulation
Copyright© 2021: 《微波杂志》; All Rights Reserved.
备案序号:粤ICP备12025165号-4