天线 信号分析 解决方案
技术文章
 
用于高性能5G及卫星通信终端的全硅有源天线
材料来源:《微波杂志》2018年3/4月刊           录入时间:2018/4/26 11:45:41

用于高性能5G及卫星通信终端的全硅有源天线

All-Silicon Active Antennas for High Performance 5G/SATCOM Terminals

David W. Corman

Anokiwave Inc., San Diego, Calif.

随着5G电信基础设施和高通量卫星通信(SATCOM)的迅速崛起,有源毫米波天线开始了前所未有的发展,未来几年内预计将主宰市场。毫米波频谱覆盖了大量连续频谱,这一点对于那些高容量系统极具吸引力。

使用有源天线能够透过小孔形成高度定向的天线波束,有助于抵消高频导致的较高路径损耗。通过空间分集,高度定向的波束可实现频谱再利用。这些平面天线形成的波束速度快、方向可控,同时天线体积小、重量轻,并且成本低、可进行大批量生产。有源天线不含活动部件,因此可靠性极佳,即便阵列中少数天线单元失效,天线总体性能也不会受到什么影响。

本文将介绍有源天线的一些关键特性,并论述成功构建一个系统所需考虑的因素。文章将对比两种主要架构,探讨对应的模拟、数字及混合波束赋形。

有源天线设计要点

和其它任何技术一样,要想有效部署有源天线,尤其是毫米波频段的(图1),需要考虑很多因素。首当其冲的便是以尽可能低的经常性成本实现量产的能力、热控制、技术指标(发射端的有效全向辐射功率(EIRP)及接收端的接收天线增益与系统噪声温度的比值(G/T))以及阵列校准的免除。其次,还需要考虑波束扫描量、波束导向更新率以及遵从标准(即3GPP、FCC、ETSI)。

1:有源天线的衡量标准

大规模生产、阵列校准以及EIRP和G/T都会影响成本。如果阵列排布不够有效,那势必要靠增大尺寸来进行补偿,无疑又增加了硬件成本。波束更新率和扫描量对波形同步、移动目标追踪及最大化空间覆盖范围都起着重要作用。热控制对于天线阵列的可靠运作至关重要。最后,要想获得部署许可,必须要遵循相关监管标准,如FCC和ETSI的频谱掩模及离轴发射等。另一个考虑重点是制造过程。平面结构是一种低成本、高产能的表面贴装技术。通过对天线PCB进行简单缩放及调整单元数量,便可以实现用一条生产线打造适用于各个场合的不同尺寸的天线阵列。

新兴的毫米波有源天线均采用了两种主要平面架构。下面会对其进行具体介绍,并比较相对优势及劣势。

按列馈电阵列

第一种有源天线架构为按列馈电的阵列(图2)。在这种结构中,控制IC位于阵列外部、进行一对一驱动;列中所有单元增益/相位设置统一。控制IC与发射单元之间一般采取并联馈电结构。为简单起见,图2只展示了4*4的情况;实际生产中,行列可选取任意数字。

2:射频前端位于阵外的按列馈电阵列

控制IC能够单作发射端、单作接收端,也可以与SPDT开关一起进行发送/接收时分双工(图2)。这种结构的一大优点在于控制IC位于阵列外,所以其大小和数量不会对整体产生大影响。因而可以采用高射频功率的GaAs或GaN来驱动阵列,使得每个单元都具备极高的射频功率,从而实现小阵列高发射EIRP。通过同时驱动天线柱的顶端和底端,可以得到双极化阵列。如此一来,阵列两侧的并联馈电对单元分别进行垂直和水平馈电。该架构的主要优点有:

• 每个单元都具备高射频功率

• 每N列只需要N条控制IC射频电路

• 由于IC位于阵列区域之外,不需要受到其尺寸限制。

最后一点对GaAs或GaN工艺来说非常重要,因为这两种半导体工艺的集成度有限,无法将控制元件整合到毫米波阵列的λ/2范围中。

当然,首先这种架构最明显的缺陷便是控制IC不位于阵列内,因此需要使用馈线来传输发射单元的射频能量,并因此将插入损耗引入到无线电线路中最不该出现的地方(如前端)。增加并联馈电网络的欧姆损耗,会对EIRP及G/T值(接收机噪声系数)产生很大影响。为了弥补损耗,便不得不加大天线阵列尺寸,这样一来又提高了成本。图2所示的损耗为2dB,不过实际损耗需要参考馈线的布局情况。图3描绘了馈电损耗对发射端EIRP的影响。随着损耗的增加,天线阵为了达到所需的EIRP,必须扩大尺寸。本例中,阵列共有256个单元,其中每个单元发射功率为+15dBm,增益为+5dBi,馈电损耗为2dB。为了维持+68dBmi的目标EIRP,该阵列的单元需要增加到322个(增幅26%)。EIRP值满足20log(N),其中N为阵列中单元数目。因此通过稍微增加几个单元便可以恢复先前水平。

3:为弥补馈电损耗,需要扩大阵列尺寸以达到所需的EIRP

然而,馈电损耗对接收端影响更大(图4)。随着损耗的增加,阵列必须大幅扩张才能达到所需的G/T。本例为一个由1024个单元构成的阵列,接收机噪声系数为4dB,增益为+5dBi,馈电损耗为2dB。若要保持+8.7dB/K的目标G/T值,整个阵列需要扩充到2019个单元(增幅97%)。接收端受馈电损耗影响较发射端大的原因有两点:首先,接收端G/T值满足10log(N),其中N为阵列中单元个数,因此前端的损耗需要更多单元才能补偿。其次,由图5可以看到,根据馈电损耗和接收机噪声系数值的不同,馈电损耗对G/T的影响可能会超过1dB/dB。毫米波接收机的噪声系数通常为3到5dB,G/T随馈电损耗产生1.5至2dB/dB的变化,这意味着馈电损耗每产生1dB的变化,G/T便会降低1.5到2dB。纵然基于GaAs或GaN的按列馈电平面阵列具有较高的EIRP,但其接收性能很成问题。

4:为弥补馈电损耗,需要扩大阵列尺寸以达到所需的G/T

5:不同馈电损耗及噪声系数下的G/T斜率

按列馈电架构的另一个缺陷在于它只能支持一维波束导向,即图2示例的方位(AZ)扫描。缺少二维波束导向对于前期的5G固定无线接入应用来说还不算大事;但对中低轨卫星通信系统(LEO/MEO SATCOM)、移动卫星通信系统及城区密集的5G小基站而言,二维扫描能力是必需的,按列馈电架构便不合适了。

采用GaAs和GaN工艺实现控制IC还有一大问题便是无法对电路的振幅和相位变化进行自补偿。组件之间|S21|和∠S21的变化分别可高达±2dB及±100°,不能自调便意味着要对阵列进行校准,对天线系统而言又是一笔巨大的成本开支。

此外值得注意的一点是,仅有少数全球性供应商能实现6英寸GaAs和GaN工艺,因此如果依赖于这种工艺,产品大规模生产的成本便可能大大增加。毫米波频率下要求高精度的刻蚀,如电子束栅极定型,这使得成本居高不下。最后,GaAs及GaN工艺均采用耗尽型半导体技术,因此需要双电源正负电压,进一步抬高了系统成本。为了在开关机过程中保护这些器件,需要引入直流定序器以保证正负电压同时流通,这又增加了系统复杂度、加大了成本。

全硅阵列

第二种有源天线架构是全硅阵列,其波束控制IC位于内部(图6)。波束导向控制IC包含了发射输出、接收输入、增益控制以及相位控制器件,全部集成在一块硅片上。芯片可以是单一发射器、单一接收器或是半双工发射/接收器。将硅片置于阵列内,能够减小芯片与发射单元之间的馈电损耗。此种平面结构中,控制IC安装在多层PCB的前面,发射单元位于背面。如图6所示,每个控制IC驱动四个发射单元。

6:全硅架构使得射频前端能够嵌入阵列内,即安置在天线背面

该架构的优点在于可以将馈电损耗尽可能地降低,从而使发射EIRP和接收G/T的效率达到最大。同时,由于各个发射单元振幅和相位设置均不同,便可以实现LEO/MEO卫星通信、移动卫星通信和高密度城区所需的全幅二维扫描。这种架构只采用了硅工艺,产能高、成本最低、供应商充沛,无疑是另一大优势。一块硅晶片直径一般为12英寸,其表面积是6英寸GaAs和GaN片的四倍。硅材料集成度高,能够实现片上系统,因此可以植入一些功能来免去阵列校准的必要。这些对毫米波卫星通信和5G有源天线等大规模市场而言非常重要,因为它们极需要压低成本。此架构的其他优点包括:

•硅芯片与主机之间可以实现遥测,对于管控系统运行状态及安排预防性维护措施十分有用

•只需要一个电源电压

•无需直流定序器,从而降低了系统的成本和复杂度。

全硅架构的问题有:

•每个阵列所需的IC数量为N/4,其中N为阵列中的发射单元的个数;每个控制IC驱动四个天线单元

•每个单元的发射功率通常限定在+20dBm,远低于GaAs或GaN工艺所能实现的功率。

不过,只要采用最低成本的半导体工艺就足以抵消此结构对IC数量需求大的劣势。有源发射天线的EIRP值为20log(N),通过扩展阵列,便可以充分利用这一点弥补发射功率低的缺点。发射阵列变大并不一定就是“坏事”,因为阵列越大,每个单元的发射功率就越低,散热面积也越大,也更方便了热控制的设计。通过扩充阵列,天线孔径变大,无需调整单元射频功率,EIRP亦得以提高,阵列整体直流功耗下降。

7Anokiwave出品的全硅天线阵,含256个单元

Anokiwave公司推出的全硅阵列含256个单元(图7),测试数据显示该架构性能良好。天线阵在28GHz下接收G/T为-1.1dB/K,发射EIRP为+59.7dBmi。为比较测量值与理论值,我们可通过下式计算发射EIRP的理论值:

其中,N为阵列中单元的数量,Ge为内置单元增益(一个大小为λ/2的阵列的增益为+5dBi),功耗单元为+8.5dBm,馈电损耗、单元欧姆损耗及天线罩损耗之和为1.5dB。由此,可算得EIRP为:

EIRP=20log(256)+5+8.5-1.5=60.2dBmi

与测量值相比误差在0.5dB之内。同样的,接收G/T值可由

    (1)

得到,其中N和Ge的定义与发射阵列的相同,To为参考温度290°K,L是前端损耗的总和(1.5或1.41dB),F为接收器的噪声系数。将单元数256、+5dBi内置单元增益(3.14)、1.5dB损耗和5dB NF(F=3.16)带入得

    (2)

与该阵列的测量结果非常接近。

波束赋形

电子有源天线主要应用了三种通用的波束赋形架构:模拟、数字及混合赋形。本节将对这三种模式作进一步探讨,对比优缺点,并讨论它们对按列馈电及全硅架构的影响。接下来的框图(图8—图10)虽然表示接收端,但发射端框图与其非常类似,只是方向相反,且采用数模转换器(DAC)而不是模数转换器(ADC)。

8:模拟波束赋形

 

9:数字波束赋形

10:接收通路的混合波束赋形

全硅架构下的模拟波束赋形(图8)通过对阵列中的每个单元加上模拟波束权重来实现;按列馈电架构下则对每列加权。进行了模拟波束加权后,相干功率合成波束,后接一个频率合适的下变频器及ADC构成接收天线系统。表1总结了优缺点。

数字波束赋形(图9)使用复杂的数字权重而非模拟权重。为此,全硅架构阵列中每个单元以及按列馈电架构阵列中的每列都需要和数字权重之间构成一条完整的接收通路。平面阵列中的全幅二维扫描只有在低频(如S频带)时才能实现这点,因为此时间距大,能够容纳所需硬件。相对的,毫米波频率下的阵列过于密集,二维扫描就不适用了。因为按列馈电架构只能进行一维扫描,电子器件都位于阵列外部,所以可以应用数字波束赋形。同时,因为每个完整的接收器对应一列而非一个单元,所消耗的直流功率显著降低。

数字波束赋形还有几大难点,包括直流功耗高(尤其是在将大带宽数字化的情况下);信号通路复杂,其中大量I、Q数据点必须绕过阵列与数字处理器相连;本机振荡器(LO)信号通道需要控制在阵列内。不过,令人欣慰的是,如果这些困难都能迎刃而解,那这个架构便具有极大的发挥空间,因为无需更改硬件就可以形成多个波束及零点,同时全阵列的增益能影响到每个波束。优缺点总结详见表2。

混合波束赋形是模拟与数字波束赋形的结合(图10)。全阵列的一部分(子阵列)形成模拟波束,如图11所示。从图上可以看到内置单元宽波、模拟子阵形成的窄波还有两条电子波束。为了简便起见,图中只标出了两条电子波束,实际上在模拟波束范围内能够形成多条。全硅和按列馈电架构都可以应用混合波束赋形。其优势包括:

• 可以在毫米波频率下使用

• 灵活度高,无需更改硬件即可动态形成许多波束和零点

• 单个单元不需要完整的射频通路,每个子阵仅需一条。

11:混合波束赋形下的波束示例

而主要缺点则在于单个波束单元无法从全阵列增益中受益。不过,鉴于混合波束赋形的种种优点,它无疑是目前5G通信系统中最常用的方法。具体优缺点见表3。

 

小结

用于5G和卫星通信的有源毫米波天线在未来几年将实现空前的量产,两种主要的平面结构已经问世。一种基于GaAs或GaN工艺,IC位于阵列外;另一种基于硅工艺,IC位于阵内。虽然前者的EIRP非常高,但该方案的弊端亦很明显,包括高馈电损耗及自校准缺失所造成的接收性能差。该架构仅支持一维扫描,需要引入偏置电路如直流定序器,同时其生产成本也很难降低。

相比之下,全硅有源天线很好地规避了这些缺陷。这种结构虽然每个单元的发射功率有限,但它很容易实现大规模生产,且制造成本极低,又充分满足了有源毫米波天线的各项关键指标。


上一篇: 5G固定无线接入阵列与RF前端... 下一篇:宽带数字预失真系统的时域信道补偿...

版权声明:
《微波杂志》网站的一切内容及解释权皆归《微波杂志》杂志社版权所有, 未经书面同意不得转载,违者必究!
《微波杂志》杂志社。


赞助企业
友情链接
首页 | 关于我们 | 联络我们 | 收藏本站| China advertising regulation
Copyright© 2018: 《微波杂志》; All Rights Reserved.
请用 Microsoft Internet Explorer 6.0 或以上版本。
Please use Microsoft Internet Explorer 6.0 or higher version.
备案序号:粤ICP备12025165号