|
![]()
为了能够以低功耗解决方案实现高性能和高灵活性,CML采用了具有高可配置参考路径的双环路架构,包括一个单独的锁相环(PLL)和VCO,用于最大程度地降低带内相位噪声(close-in phase noise),并降低整数和分数边界杂散噪声。 管理相位噪声和杂散噪声性能对于满足包括ETSI在内的国际标准(例如EN 300 113和EN 300 086)十分重要,这些对于窄带通信系统都是强制的无线电标准。CMX940包含有许多设计创新,其中一项是接近无噪声的时钟乘法器技术,能够提供满足这些严格标准所需的高性能。 CMX940可在49-2040 MHz连续频率范围内生成RF信号,并具有双路单端RF输出,以支持接收器(Rx)和发射器(Tx)子系统,只需要一个外部环路滤波器和时钟基准即可实现紧凑且高质量的本地振荡器(LO)。 其它针对这些应用领域的许多合成器都是基于一个锁相环IC,若要实现压控振荡器,需要采用大量的外部分立组件,这会占用宝贵的PCB空间。 CML全新解决方案旨在通过更高的芯片集成度减小组件数量和电路板面积,消除VCO公差问题,并加快产品上市速度。 在500MHz载波频率下,偏移为12.5kHz时,典型相位噪声为-124dBc/Hz,杂散噪声优于-75 dBc。CMX940工作电压为3.0V~3.6V,根据器件配置不同,其电流消耗在23mA~64mA之间,因而是便携式设备和电池供电应用的理想选择。
版权声明: 《微波杂志》网站的一切内容及解释权皆归《微波杂志》杂志社版权所有, 未经书面同意不得转载,违者必究! 《微波杂志》杂志社。 |
|
![]() |
友情链接 |
首页 | 关于我们 | 联络我们 | 收藏本站| China advertising regulation Copyright© 2021: 《微波杂志》; All Rights Reserved. 备案序号:粤ICP备12025165号-4 |
![]() |
![]() |