Page 12 - MWJC_JulAug2019_eMag
P. 12

CoverFeature  封面专题


                 与现有的半导体器件相比,这些器
             件的传输曲线线性度天然就更优异,因
                                    2
             此具有更高的OIP3/P dc 比值。 Carbonics
             公司研发的碳纳米管晶体管结合了其电
             子传输特性的固有线性优势,以及一种
                            3
             在理论上 与实际中 均已验证可将OIP3/
                    2
             P dc 最大化的方法。借助于CNT-FET技
             术,f t 取得新高(见图1),从2015年
             的22 GHz增加到2018年的60 GHz。而
             Carbonics的CNT-FET实现了15.7dB的
             OIP3/P dc 和11.5dBm的OIP3。工作电压低       (a)               (b)                    (c)
             (<3V)以及CMOS兼容性为数字和模               图2:布满场效应管沟道的对准单层高纯度半导体碳纳米管在形成T栅极之前的扫描
             拟的单片集成创造了可能。                      电镜图像(a)、CNT-FET(b)、氧化铝芯片载体上的CNT-FET裸片(c)。
             CNT-FET规格和晶圆测量                    的电场调制,而这又是构造有用的场效
                 作为晶圆测量之外的可行性证明,               应管所必须的。用于CNT-FET的碳纳米                   RF PCB        Chip Carrier with
                                                                                                     CNT-FET Die
             我们构建并展示了两个L波段放大器                  管需分拣以去除那些金属碳纳米管。
             (放大器1和2)。碳纳米管的分子结构                    本文涉及的CNT-FET由高纯度半
             类似于石墨烯(即碳原子的六边形),                 导体碳纳米管构成,掺有极少量的金属
             只不过它们组成管状且卷起的方向(即                 碳纳米管,约为0.1%。这确保了晶体
                                      6
             手性矢量)决定了其电子特性。 部分手                管漏电流最小。然后采用Carbonics独家
             性具有零带隙(即金属),其他的具有                 ZEBRA晶圆片沉积工艺将它们以单层形
             非零带隙(即半导体碳纳米管)。                   式沉积在石英晶圆上,形成图2a中所示                  Gate Matching
                 目前的碳纳米管生产工艺暂时无法               的碳纳米管单层。两个放大器中使用的                   Inductor (nH)
             控制手性。因此,原生的碳纳米管中大                 CNT-FET栅极宽度为50μm,栅极长度                     Drain Matching
             约三分之一是金属性的,其余则是半导                 为140nm。图2b为基于石英衬底制造的                       Inductor (nH)
             体的。只有后者可用于CNT-FET,因为              CNT-FET,与放大器中使用的类似。放
             金属碳纳米管中的电流不能通过绝缘体                 大器中所使用的CNT-FET来自于晶圆,               图3:封装的CNT-FET放大器。
                                                           其晶圆上测量显示当V ds
                  0                                        等于-1.5V时,外源性f max      晶圆探针能直接测量所搭载CNT-FET的
                                                           和ft分别达到60 GHz和43-      S参数,同时自动考量裸片到芯片载体
                 –2
                                                           60 GHz。放大器1和2中使        键合线的射频特性。安装完毕后,CNT-
                 –4                             Input      用的CNT-FET最大漏极电         FET芯片载体在芯片载体焊盘上进行探
                                                Output     流I dmax 分别为143mA/mm    测,从而能够精确设计射频放大器PCB
                 –6
               |S 11| (dB)  –8                             和228mA/mm,V ds 为-1V    的阻抗匹配和偏置结构,而无需对载体
                                                                                  进行建模。
                                                           时的开/关比分别为233和
                –10                                        121,这表明金属碳纳米              安装在芯片载体上的放大器 1 的
                                                           管含量非常低。                CNT-FET的f t 和f max 分别为3和7.9 GHz,
                –12
                                                                                  而放大器2的CNT-FET测量结果为5和
                –14                                        设备、芯片载体以及              8 GHz。测量晶圆上f t 和f max 的大幅下降
                  950  1050  1150  1250  1350  1450  1550  1650  放大器结构
                                Frequency (GHz)                                   可能是由于键合线寄生电感和电阻引起
              (a)                                             如图2c所示,石英衬          的。在1.2 GHz时,芯片载体中引线键合
                                                           底的CNT-FET被切割挑          的放大器1和2的最大稳定增益(MSG)
                 12                                        选并安装到氧化铝芯片载            分别为16和17 dB。
                                                           体上。硬质氧化铝芯片载               NI-AWR Microwave Office曾设计了
                 10
                                                           体可应用引线键合,同时            一款放大器输入输出匹配电路,以实现
                 8                                         也能使更软的低损耗射频            1.2 GHz附近的最大增益。选定的CNT-
                Gain (dB)  6                               材料用于射频PCB。加州           FET栅极区域小,致使输入电容也极小
                                                           大学洛杉矶分校的高频电
                                                                                  (<0.6 pF),这造成1.2 GHz时的高容性
                 4                                         子中心(UCLA CHFE)         栅极阻抗约为220Ω,需要大约31nH的
                                                           采用激光加工工具实现了            栅极电感来匹配。在这样的条件下,使
                 2                                         254μm厚氧化铝芯片载体          用集总元件可以节省空间并取得比单独
                                                           的金属化成形及绘制过             使用微带元件更高的Q值和增益。
                 0
                  950  1050  1150  1250  1350  1450  1550  1650  程。该技术能够在焊盘后         我们将微带调谐元件及偏置网络元
                                Frequency (MHz)            面形成凹坑,以减少寄生            件蚀刻到Rogers R04350B射频基板上,
              (b)
                                                           电容。芯片载体设计包括            使用导电环氧树脂将无源元件粘合到
             图4:放大器1的输入和输出|S 11 |(a)及增益(b)。                了探针焊盘结构,使得             PCB上,而后将PCB粘合到铝制外壳里

             10 www.mwjournalchina.com                                      Microwave Journal China  微波杂志  Jul/Aug 2019



                                                                                                                           190627_HDYI_MJC_CN.indd   1                                                                         7/1/19   12:45 PM
   7   8   9   10   11   12   13   14   15   16   17