毫米波电路与天线的三维集成和封装：机遇与挑战

3D Integration and Packaging of mmWave Circuits and Antennas: Opportunities and Challenges

作者：Ossama El Bouayadi、YannLamy、Laurent Dussopt、Gilles Simon，CEA-Leti 公司；译者：车延博

三维集成是为满足高性能、小型封装电子设备的需求而生的。今天，随着数字、模拟/混合信号（AMS）和射频电子三个世界的融合，对具有更多功能的异构集成方案的需求变得更加明显。高性能计算、军事、航空航天和医疗设备正是三维集成技术的市场驱动力。虽然这些特殊应用可以负担得起相对高成本的少量定制，但现在的努力都集中在为便携式设备、娱乐和汽车等主流和高市场容量的应用带来垂直堆叠和封装方案。

直到 70 年代后期，尚未开发的毫米波（mmWave）（频率范围 30 至 300 GHz）被限制于特殊应用，比如光谱学和军事雷达。前端的复杂性和非标制造技术使得毫米波模块成本远远高于高容量市场和消费市场能接受的程度。自 80 年代初以来，研发机构在毫米波技术领域已取得重大进展[1]并在半导体行业得以实现，为其广泛应用开辟了新的视野：高速数据通信、汽车雷达、机载导弹跟踪系统、空间光谱检测和成像。毫米波元件市场的全球收入 2013 年估计为 1.16 亿美元，到 2018 年预计达到 11 亿美元，复合年度增长率（CAGR）约为 59%[2]。虽然这可以被行业视为一个巨大的经济机会，新兴的应用正带来特殊的挑战，如电气性能、紧凑结构、集成可能性和系统可靠性等方面。本文聚焦于短到中距离的通讯设备，说明与无线收发器的集成以及它们与其他元件共存相关的一些技术挑战。无源器件的典型尺寸开始与标准电子封装兼容，毫米波的短波长正可视作将其集成的一个机会。对于某些应用，大型器件如波导、连接器、非面滤波器和大型天线阵列，向完全集成和小型化系统的进展仍然缓慢。对于短距离的 60 GHz 通信，便携式设备是未来十年主要的市场驱动力——因此需要完全集成、紧凑和高性能的收发器。对于天线，小型化过程受到辐射源面积与可达增益之间的基本关系所限；这往往被视为无线收发器完全集成的瓶颈。



图 1. 集成方案（a）AoC 和（b）AiP。

集成收发器与天线

片上天线（AoC）的方法包括将辐射元件直接集成到射频芯片栈的后端，无论它是采用 CMOS、BiCMOS 还是 III-V 族技术制造的（见图 1a）。该解决方案的主要优点在于，在一个大小仅为几平方毫米的单一模块上，没有任何射频互连和所有射频与基带功能的相互集成。然而，硅基的 AoC、基板的高介电常数（ε_r=11.7 至 11.9）和低电阻率（$\rho \approx 10\,\Omega \cdot cm$）严重降低了匹配带宽和辐射效率。不过，AoC 的性能可以通过局部修改基板的性能得到提高。例如，可以通过在辐射



图 2. 集成天线的典型面积效率。

元件下蚀刻气腔或采用一个悬浮的隔膜来完成。在这两种情况下空气层的存在会减少介电损耗和降低有效介电常数。其他创新的解决方案包括硅衬底电阻率的局部修改，采用离子注入法或上述芯片集成耦合辐射元件。

在封装天线（AiP）的集成方法中，天线是在一个单独基板上实现的，独立于 RFIC 芯片（参见图 1b）。该基板可以专门用于辐射元件及其馈送线，也可以起到包装收发器零件和异构集成的作用。出于这个原因，AiP 设计在毫米波收发器的三维集成场景中发挥着关键作用，同时提供一个额外的自由度，用来选择低介电常数和 / 或高电阻率的衬底。此外，天线平台的允许面积可能比 AoC 的大。因此，集成天线性能的一个有效比较基准应该考虑所分配的面积，则我们可以定义一个新的品质因数归一化单位面积实现的增益（线性尺度）。图 2 绘出了 60 GHz 集成天线的文献调查数据，表明 AiP 的增益高于 AoC 的两到四倍，这是由于使用低损耗衬底代替了 CMOS 级硅。

主流的毫米波封装

对于无线收发器集成的一个给定技术选择，取决于几个约束条件的权衡：电气性能、热机械可靠性、体积紧凑性、可制造性和成本。传承于已有良好建树和成熟的 PCB 技术，当今的高密度互连（HDI）设计规则可实现小于 40μm 的布线与空隙以及直径不足 100μm 的微过孔，这是满足毫米波集成所要求的。此外，新一代的多层有机（MLO）封装采用薄厚薄膜配置的高质量电介质。这样的一个结果是，标准 FR-4 和再分配层压板逐步由低损耗介电材料，如 RO 族和液晶聚合物（LCP），所取代。作为一个例子，STMicroelectronics 开发了 60 GHz 的 HDI 有机封装，采用的是一种基于 RO4003C 的对称层叠的技术[3]。

在相同的情况下，大约 20 年前引入了陶瓷封装以满足关键系统的需求，得益于其化学稳定、机械可靠性和密封组件等性能。陶瓷加工可以制作各种过孔和型腔结构，并可装配外部电容和电感。标准多层陶瓷封装的

表1
硅和玻璃中介层技术的定性比较

材料	利	弊
硅	· 线/空间<约1μm · 可制造性 · 热管理	· 额外的TSV费用 · 细化后变形 · 需要HR衬底 · 过孔的隔离(SiO_2)屏障
玻璃	· 衬底损耗非常低 · 材料成本低 · 高产量面板制造 · 卷对卷处理 · 密封组件	· 热管理 · 供应链 · 钻孔和填充 · 变形管理(大平板)

垂直分辨率大约是 50μm。目前采用的两种主要的多层陶瓷工艺是低温共烧陶瓷（LTCC）和高温共烧陶瓷（HTCC），其各自的最大共烧温度分别是约 900℃和 1600℃。而 HTCC 工艺可为封装提供很好的物理稳定性，只有高熔点金属如钨（T_f= 3422℃）和钼（T_f= 2623℃）才可用于内层的布线。不幸的是，这些金属表现出相对低的电导率（分别为 8.9 × 10^6 和 18.7 × 10^6 S/m），而用于 LTCC 的铜、钛 / 金合金或银，在高频时具有较低的导电损耗。在文献中可以找到一些来自工业界的令人信服的贡献，如 IBM 的 60 GHz 的 LTCC 模块，它具有一个 MLO 封装（RO4000 和 LCP）。[4,5]

其中增长最快的封装技术之一，嵌入式晶圆级球栅阵列（eWLB）是一种晶圆级封装方法，它结合了先进的再分配层处理与基片成型转移技术。成型聚合物起到了保护集成电路和支持风扇布线的双重作用。eWLB 工艺（包括凸块下金属化）是从硅微加工线继承来的。由于使用了低应力成型聚合物，eWLB 封装可适用于大型封装的天线阵列，同时保证走线 / 空间的临界尺寸约 15μm。毫米波集成天线封装的一些示范可以在文献中找到，重点放在 Linz 大学和 DICE GmbH 所描述的雷达应用中 [6,7]。由于采用穿透封装互连实现了封装上封装（POP），这种最新的技术为三维集成提供了光明的前景。

今天的硅后道生产线提供了大量的微加工技术来实现封装内系统（SiP），如微加工、光刻、离子和激光刻蚀以及大量的沉积和层压技术。标准硅工艺可以轻松达到微米分辨率，满足毫米波甚至亚太赫兹系统的要求。在过去五年中，有机的和硅材料的中介层封装已在 ASIC 和存储器应用中普遍推广，但异构集成的最近趋势表明，更多的射频功能示范和引入玻璃可作为高频应用的潜在候选。

中介层：硅与玻璃的对比

如前所述，由于无与伦比的分辨率及成熟、标准的后道工艺，硅微加工特别适合于毫米波应用。相对于陶瓷材料（$\sigma < 20\ W \cdot m^{-1} \cdot K^{-1}$）和 PCB 材料（$\sigma < 1\ W \cdot m^{-1} \cdot K^{-1}$），硅封装提供了优良的导热性能（25℃时 $\sigma \approx 150\ W \cdot m^{-1} \cdot K^{-1}$）。对于外部功率放大器与收发器芯片组装在一起的典型场景，这是很重要的。

对 2.5D 和 3D 玻璃中介层以及它们提供的新的整合机会，近年来被越来越多地关注。众所周知，玻璃基板的介电性能优良、介电常数低（$\varepsilon_r \approx$ 4 到 6，取决于组成和工艺）、切面损耗也低，这使其成为射频封装和无源集成的良好候选材料。表 1 对玻璃和硅中介层进行了比较。采用大面板置换晶片有利于大规模生产，而且已在玻璃过孔（TGV）的钻孔和填充以及重分布层（RDL）处理方面有了重大进展。当今的玻璃中介层特别工作组由制造商和供应商如 Asahi、Corning Glass 和 3D Glass Solutions 以及学术研究机构如 Georgia Tech 发起，形成国际中介层联盟。然而，玻璃平板及加工设备的供应链不像硅、有机、陶瓷和 eWLB 技术那样得到很好的定义。2.5D/3D 玻璃中介层技术更有可



图 3.（a）60 GHz 模块的示意截面与（b）硅中介层芯片显微照片。



图 4. 一个 TSV-Last 的（a）截面示意图与（b）SEW 视图。



图 5. 在 GSG 配置中一个 50Ω 终结的 TSV transition（通道）的（a）反射和（b）传输。

能随着下一代三维集成器件达到完全成熟；目前，它足以满足小众应用，比如高性能计算和数据中心，那里较少关注成本[8]。

CEA-Leti 开发的第一个全功能的中介层封装基于高电阻率（ρ >1 kΩ · cm）、120μm 厚的硅衬底，有两个正面和一个背面铜的再分配层。中介层的每一侧都有一个金属化内凸点，分别用于 RFIC 倒装芯片（使用铜支柱或微凸点）和主 PCB 板上采用球栅阵列（BGA）焊料球的封装零件[9]。中介层芯片的两侧采用铜填充的直径 60μm（宽高比为 2:1）的硅通孔（TSV）内插接口进行互连。中介层的总面积是 6.5 mm × 6.5 mm，是迄今报道的最紧凑的带集成天线的 60 GHz 收发器。图 3a 所示为带中介层、射频芯片和成型的聚合物的模块的非比例截面，用于确保装配的完整性。60 GHz RFIC 收发器采用 65 nm CMOS 技术。两个折叠偶极天线（发送和接收）安装在上部前侧 RDL 层。一个由铜条制成的保护环和 TSV 阵列用来减轻两背腔天线之间的表面波耦合（参见图 3b）。

这个模块是一个 2.5D 集成方案的典型示范，其中 RFIC 安装在中介层的顶部并与天线保持一定距离。垂直互连使用 Leti 的自定义 TSV Via-Last 工艺来实现。图 4 给出了 TSV 的一个横截面和 SEM 图像。在收发器中 TSV 互连的主要功能是驱动低频和基带信号，测试车辆包括了额外的测试特征，探讨它们对毫米波穿过封装布线和背部天线馈电的适应性。TSV 的电气性能已得到研究，通过采用 RF 探针测量和适当的去嵌入技术来提取单个 GSG 通道（transition）跨越 DC 到 67GHz 的宽带响应[11]。通道（transitions）在 60 GHz 的插入损耗约 0.6 dB，50Ω 终

下转第 74 页

● VNA矢网电缆组件
● 低损耗测试电缆组件
● 精密转接器
● 校准件

Up to 67GHz

欢迎光临 EuMW Show 2016
展位号121

ARANCE ELECTRONICS
www.arance-rf.com

Tel: +86-25-58817997 Fax: +86-25-58072397
E-mail: sales@arance-rf.com; tech@arance-rf.com

PXI 的很多厂商也推出了 PXI 产品。这是对我们的产品地位的极大肯定。摩尔定律也让我们对自己的产品更有信心，它让更小型化和更精确的芯片可以放入我们的 PXI 平台，使我们处于领先地位。FPGA 是 PXI 平台的很重要的组成部分，我们可以用 FPGA 实现很多高级的算法来提高仪器的精确性。现在 NI 的主流产品基本都有 FPGA 板卡在里面。

记者：NI 测试平台的灵活性都表现在哪些方面?

Samant：5G 是能够体现我们平台的灵活性的一个例子。现在大家对 5G 有很多的畅想，包括速率、稳定性、低时延、更多的设备连接等。我们可以使用 LabVIEW 加 PXI 这样一个方案对所有这些方面进行研究和预测。

除了通信应用，这个方案也可以用于频谱监测和雷达系统。以频谱监测为例，我们认为有 3 个要素，包括多通道的射频通道；另外需要一个进行算法处理或控制的平台，包括 CPU、FPGA、DSP 等；第三需要一个很好的机械结构和存储功能。NI 的 LabVIEW 结合 PXI 硬件平台可以很好地满足以上三个要素。■

上接第 59 页



图 6.（a）三维中介层的简化布局，承蒙 A. Moknache 提供，（b）基于 HIS 的天线三维集成示意图。

端的阻抗失配是一个主要因素，即 0.46dB（见图 5）。除了宽带特性，采用频域响应的逆傅立叶变换研究了基带信号的完整性。一个 5 Gbps 伪随机二进制序列（PRBS）的瞬态眼图分析表明眼图开启度为 96%。

当前进展

Leti 正在进行的研究旨在创建一个新一代毫米波中介层封装，相比其他竞争技术具有增强的电气和机械性能以及合理的成本和可制造性。新的模块，目前正在进行规划和预制分析，保持与第一个示范相同的整体厚度；然而，由于综合高阻抗表面（HIS）反射器设计，总面积减少了大约 33%（从 6.5 mm × 6.5 mm 到 5.3 mm × 5.3 mm）（见图 6a）[12]。如图 6b 所示，有两个用于提高天线性能的改进正被评估。第一个是在中介层顶部层压成型聚合物和处理金属寄生贴片来增强带宽。第二是采用外部介质透镜来提供中距离通信功能（约 10 米）。在这种情况下，在 60 GHz 的目标增益为 15 dBi。所提镜头的设计基于半球形和抛物线几何结构，并采用 PA6 级加工塑料（ε_r= 4.3）。四个设计中的两个，直径为 6 毫米和 1 厘米的半球形透镜，已得到实验验证。首次测量使用了开放 WR15 波导馈电，增益在 57 至 66 GHz 时为 12 至 16 dBi。根据系统级验证工作流程，这些镜头都集成了 60 GHz QFN 收发器模块[13]，结果显示提高了通信距离，发射透镜为 4 倍，发送和接收透镜为 7.5 倍。■

致谢

这项工作得到法国国防部，DGA（武器局）和“射频中介层”项目下 Carnot Institut 计划的部分支持。

参考文献

1. L. Dussopt, Y. Lamy, J. Lantéri, H. Sibuet, B. Reig, C. Dehos, P. Vincent, S. Joblot, P. Bar and J.F. Carpentier, “Silicon Interposer with Integrated Antenna Array for mmW Short Range Communications,” IEEE International Microwave Symposium, Montreal, Canada, 2012.
2. Research and Markets, “Millimeter Wave Market— By Technology, Components, Products and Applications,” www.researchandmarkets. com.
3. R. Pilard, D. Titz, F. Gianesello, P. Calascibetta, J. Riviere, J. Lopez, R. Coffy, E. Saugier, A. Poulain, F. Ferrero, C. Luxey, P. Brachat, G. Jacquemod and D. Gloria, “HDI Organic Technology Integrating Built-In Antennas Dedicated to 60 GHz SiP Solution,” IEEE Antennas and Propagation Society International Symposium (APSURSI), Chicago, Ill., 2012.
4. D.G. Kam, D. Liu, A. Natarajan, S.K. Reynolds and B.A. Floyd, “Organic Packages with Embedded Phased-Array Antennas for 60 GHz Wireless Chipsets,” IEEE Transactions on Components, Packaging and Manufacturing Technology, Vol. 1, No. 11, p. 1806, 2011.
5. D.G. Kam, D. Liu, A. Natarajan, S. Reynolds and B. Floyd, “Low-Cost Antennain-Package Solutions for 60 GHz Phased-Array Systems,” IEEE 19th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS), Austin, Texas, 2010.
6. A. Fischer, Z. Tong, A. Hamidipour, L. Maurer and A. Stelzer, “A 77 GHz Antenna in Package,” 41st European Microwave Conference (EuMC), 2011.
7. M. Wojnowski, C. Wagner, R. Lachner, J. Böck, G. Sommer and K. Pressel, “A 77 GHz SiGe Single-Chip Four-Channel Transceiver Module with Integrated Antennas in Embedded Wafer-Level BGA Package,” 62nd ECTC, San Diego, Calif., 2012.
8. 3DInCites, “Glass vs. Silicon Interposers for 2.5D and 3D IC Applications,” www.3dincites.com.
9. C. Ferrandon, A. Jouve, S. Joblot, Y. Lamy, A. Schreiner, P. Montmeat, M. Pellat, M. Argoud, F. Fournel, G. Simon and S. Cheramy, “Innovative Wafer-Level Encapsulation & Underfill Material for Silicon Interposer Application,” IEEE Electronic Components and Technology Conference (ECTC), Las Vegas, Nev., 2013.
10. A. Siligaris et al., “A 65-nm CMOS Fully Integrated Transceiver Module for 60 GHz Wireless HD Applications,” IEEE Journal of Solid-State Circuits, Vol. 46, No. 12, pp. 3005–3017, 2011.
11. T. Lacrevaz, C. Bermond, O. El Bouayadi, G. Houzet, P. Artillan, Y. Lamy, K. Dieng and B. Flechet, “Electrical Broadband Characterization Method of Dielectric Molding in 3-D IC and Results,” IEEE Transactions on Components, Packaging and Manufacturing Technology, Vol. 4, No. 9, pp. 1515–1522, 2014.
12. O. El Bouayadi, Y. Lamy and D. Laurent, “A High-Impedance Surface Antenna On Silicon Interposer for 3D Integrated mmW Transceivers,” European Microwave Week, Rome, Italy, 2014.
13. J. Zevallos Luna, L. Dussopt and A. Siligaris, “Packaged Transceiver with On-Chip Integrated Antenna and Planar Discrete Lens for UWB Millimeter-Wave Communications,” IEEE International Conference on Ultra-Wideband, Paris, France, 2014.